PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-145022

(43)Dat of publication of application: 04.06.1990

(51)Int.CI.

(21)Application number: 63-298264

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

28.11.1988

(72)Inventor: KOBAYASHI OSAMU **GOTO KUNIHIKO**


TSUKAMOTO SABUROKU

(54) TEST METHOD FOR ANALOG/DIGITAL CONVERTER

(57)Abstract:

PURPOSE: To easily decide the presence of a fault of an A/D converter by increasing (decreasing) gradually an analog signal in response to an 'H' level ('L' level) of control signal, supplying the result to the A/D converter and detecting whether or not the output code of the A/D converter reaches a maximum value (minimum value) finally.

CONSTITUTION: A smoothing circuit 2 increases gradually an analog signal DIN when a control signal C0 is at an 'H' level and decreases gradually the analog signal DIN when the control signal C0 is at an 'L' level. When an A/D converter 1 is normal, the output code of the A/D converter 1 is incremented gradually by 1. Since a control circuit 3 keeps outputting the H level of the control signal C0, the A/D converter 1 finally outputs a maximum value 25510 of th output code. If the A/D converter 1 is faulty, the A/D converter 1 outputs respectively the code before and after missing of a code. The fault of the A/D converter is easily decided by detecting whether or not the output of the A/D converter reaches the maximum value of the output code in this way.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rej ction]

[Date of requesting appeal against examiner's decision of rej ction]

[Dat of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

									in the second se				₹ ,
		A STATE OF THE STA					 					1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
			· · · · · · · · · · · · · · · · · · ·			•			*				
							gan Talahan Talahan Talahan						As a second of the second of t
				a a									
**************************************													A
		*					,	· .					
							-						· ·
	\$1 									•			
		 				<u>-</u> .	 				 		
		•						, .					
•					τ. 								



19日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A) 平2-145022

®Int. Cl. 5

識別記号 庁内整理番号

母公開 平成2年(1990)6月4日

H 03 M 1/10

C 6832 - 5 J

> 審査請求 未請求 請求項の数 2 (全9頁)

図発明の名称 アナログ/デイジタル変換器の試験方法

> 创特 願 昭63-298264

忽出 顧 昭63(1988)11月28日

@発 明 小 林 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 偧

個発 明 後 藤 邦 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑫発 明 者 本 Ξ 六 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

エスアイ株式会社内

勿出 顧 富士通株式会社 砂出 頣

神奈川県川崎市中原区上小田中1015番地 人 富士通ヴイエルエスア 愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

四代 理 人 弁理士 青 木 朗 外4名

眀

1. 発明の名称

アナログノディジタル変換器の試験方法

2. 特許請求の範囲

1. アナログ/ディジタル変換器(1) の変換域 の全域に対応するアナログ信号(01m) を出力可能 であって、且つ、核アナログ信号を制御信号(Co) の論理レベルに応じて漸次増加または減少させて <u> 抜アナログ/ディジタル変換器に供給する平滑回</u> <u>路(2)</u> と、該アナログ/ディジタル変換器から出 力されたディジタル信号(Dour) に応答し、該デ ィジタル信号のコードが漸次1ずつ増加または该 少しているか否かを判定し、核判定結果に基づき 前記制御信号を所定の論理レベルに制御する制御 回路(3) とを設け、

前記アナログ/ディジタル変換器から出力され たディジタル信号のコードが最終的に抜アナログ <u>/ディジタル変換器の変換域の最大値または最小</u> **恒に達するか否かに基づいて数アナログノディジ** タル変換器の異常の有無を判定するようにしたこ

とを特徴とするアナログノディジタル変換器の試 験方法。

2. 前記平滑回路(2) は前記アナログノディジ タル変換器の変換域の全域に且って直線性の良好 な三角被信号を発生する回路(21 ~26, (1~45) を有し、且つ、前記制御回路(3) は悠アナログノ ディジタル変換器の動作用クロック(す)を発生 4-1)すると共に核ナナログ/ディジタル変換器のディ ジタル出力信号の変化点を検出して抜検出を指示 する第2の制御信号(C_L) を出力し、該クロック および第2の制御信号の発生するタイミングの関 係を求めることではアナログノディジタル変換器 の精度の評価を行うようにしたことを特徴とする 請求項1に記載の試験方法。

3. 発明の詳細な説明

(概要)

(4-I)A/Dコンパータの試験方法に関し、

比較的簡易な構成で、A/Dコンパータの異常 の有無を短時間のうちに検出し、ひいては試験の 効率化を図ることを目的とし、

A/Dコンパータの変換域のでは、 をは、 大力でには、 大力でには、 大力でには、 大力でには、 大力でには、 大力でには、 大力でには、 大力では、 大力で、 大力では、 大力で、 大力では、 大力で、 大力では、 大力でし、 大力では、 大力で、 大力では、 大力では、 大力では、 大力では、 大力では、 大力では、 大力では、 大力では、 大力では、 大力で、 大力では、 大力で、 大力では、 大力では、 大力で、 大力で、 大力で、 大力で、 大力で、 大力で、 大力で、 大力で、 大力で、 大力で 大力で、 大力で 大力で 大力で 大力で 大力で 大力で 大力で 大力

(産業上の利用分野)

本発明は、アナログ/ディジタル変換器(以下、A/Dコンパータと称する)の試験方法に関し、 特に、A/Dコンパータの異常の有無を検出し、 核検出に基づき該コンパータの精度の評価を行う

LE、DLEと称する)を求める、②基準ディジタル/アナログ(D/A)コンパータを用いてDC直線性試験を行い、LEを求める、③ヒストグラム法によりコード欠け等を検出したり、あるいはLE、DLEを求める、④高速フーリエ変換(FFT)試験を行い、全体的な精度すなわち有効ピット数を求める、等の手法が知られている。

例えばコード欠け、単調性異常(第 5 図 (a) および(b) 参照:一点鎖線で示されるように、ディジタル出力信号 Dour のコード13 (10) が欠けたけいなり、か欠い出力形態の単調性に異常がある状態) P からな異常を検出する場合には、まず A / D コンパータに 1 LSB の電圧組より充分にパイータに 1 LSB の電圧組より充分にパイータに 1 LSB ので各々のコンパータに 1 LSB ので各々のコンパータに 1 LSB ので各々のコンパータに 1 LSB ので各々のコンパータに対応に重って印かると、次ので各々のよりに対応に対応に対応 A / D コンパータ b はデータ処理に対応して、と記局部的な異常の有紙を検出していた。

つまり、A/Dコンパータの異常は局部的であ

技術に関する。

近年、ビデオ、オーディオ分野等を始めとして 各分野でディジタル化が進んでおり、それに伴い、 アナログ信号をディジタル信号に変換するA/な コンパータの需要が増大している。この場合のない A/Dコンパータは、技術の進步んでおり、 より高分解能化および高速化が進んでお問や、 に伴い、その試験および再に要する時間や、 に伴い、直線性誤差、コード欠け(いわゆるピット はけ)等の測定項目の量も増大し、複雑化して きている。

このため、A/Dコンパータの試験および特度 の評価を効率的に行えるようにした各種の方法、 試験装置等が要望されている。

〔従来の技術、および発明が解決しようとする課 題〕

従来のA/Dコンパータの試験および評価の方法としては、例えば、①ACサーポ法により非直線性誤差、微分非直線性誤差(以下、それぞれ

るにもかかわらず、核コンパータの変換域全域に 亘って全体的な試験を行いその結果を解析した後 でないと、核コンパータの異常または故障の存無 を判定できないという不都合があった。そのため、 高分解能化および高速化に伴って試験および評価 に要する時間が長くなり、さらには、そのための 装置の構成が複雑化し、コスト的にも高価なもの になるという問題があった。

また、特度を上げるという観点からはアナログ 人力信号のステップ数を増大することが好ましい が、反面、その分だけA/Dコンバータの試験に 要する時間が長くなるので、試験の効率化という 観点からは不利なものとなる。

さらに、ビデオ帯域で用いられる高速A/Dコンパータの場合、方式として全並列型あるいは直並列型を採用する場合が多く、それらの方式では多数のコンパレータ(例えば n ビットの分解能では、2°-1個のコンパレータ)を並列に用いている。従って、コンパレータの異常に起因するコード欠け等の局部的な異常を検出する場合でも、

全てのコンパレータについて動作を確認した後で ないと異常の有無を判定できないため、時間的に 不利となり、A/Dコンパータの試験を効率的に 行うという観点から好ましいとは言えない。

本発明の主な目的は、上述した従来技術におけ る課題に鑑み、比較的簡易な構成で、A/Dコン パータの異常の有紙を短時間のうちに検出し、ひ いては試験の効率化を図ることができる試験方法 を提供することにある。

また、本発明の他の目的は、上記異常の有無の 検出に基づいてA/Dコンパータの精度の評価を 効率良く行うことを可能にすることにある。

〔課題を解決するための手段〕

上述した従来技術における課題を解決するため、 本発明によれば、A/Dコンパータの変換域の全 域に対応するアナログ信号を出力可能であって、 且つ、核アナログ信号を制御信号の論理レベルに 応じて漸次増加または減少させて核A/Dコンパ ータに供給する平滑回路と、該A/Dコンパータ

Dコンパータに供給する。従って、A/Dコンパ ータからは最終的に、核A/Dコンパータの変換 域の最大質(または最小値)に相当する出力コー ドが出力される。

一方、A/Dコンパータが異常であれば、該 A/Dコンパータから出力されるディジタル信号 のコードは、単調的な変化をせずに、増加あるい は減少したりしながら出力される。 つまり、 1 毎 に変化せずに、コード飛びを発生させたりしなが ら出力される。従って、制御回路から出力される 制御信号の論理レベルは、一定とはならない。そ (4-2)[実施例] のため、平滑回路は、アナログ信号を漸次増加あ るいは減少させたりしながらA/Dコンパータに 供給する。つまり、A/Dコンパータの出力コー ドは、漸次増加(または減少) する方向に一方向 に変化することはなく、増加したりあるいは減少 したりしながら変化していく。従って、A/Dコ ンパータの出力コードは、相当の時間が経過した 後でもその最大値に到達することはできない。

このように、A/Dコンバータの出力コードが

から出力されたディジタル信号に応答し、<u>核ディ</u> ジタル信号のコードが演次1ずつ増加または減少 しているか否かを判定し、核判定結果に基づき前 記制御信号を所定の論理レベルに制御する制御回 路とを設け、前記A/Dコンパータから出力され たディジタル信号のコードが最終的に該A/Dコ ンパータの変換域の最大値または最小値に達する か否かに基づいて該A/Dコンパータの異常の有 無を判定するようにしたことを特徴とするA/D コンバータの試験方法が提供される。

〔作 用〕

A/Dコンパータが正常であれば、核 A/Dコ ンパータからはディジタル信号のコードが嵌次1 ずつ増加(または滅少)して出力される。従って、 制御回路からは一定の論理レベル ("H"レベルま たは"し"レベルのいずれか一方)の制御信号が出 力される。それによって、平滑回路は、"H"レベ ル(または"L"レベル)の制御信号に応答してア ナログ信号を敵次増加(または減少)させ、A/

最終的にその最大値(または最小値)に達するか 否かを検出することで、A/Dコンパータの異常 の有無を容易に判定することができる。これは、 特別なデータ処理等を用いずに行うことができる ので、時間の短縮化および効率化な試験という観 点から極めて好適である。

なお、本発明の他の構成上の特徴および作用の 群細については、添付図面を参照しつつ以下に記 述される実施例を用いて説明する。

第1図には本発明のA/Dコンパータの試験方 法が適用される装置の構成が示される。本実施例 の装置は、A/Dコンパータのコード欠け、単調 性異常等の局部的な異常の有無を検出する場合に 適用される。

同図において、Iは彼試験用のA/Dコンパー タであって、制御回路3(後述)から供給される クロック々に応答して平滑回路 2 (後述) の出力 信号(アナログ入力信号) Diaをディジタル出力

信号Dour に変換する機能を有している。例として、今、8ビットのA/Dコンパータについて考えると、出力信号Dour としては、256(= 2 °) 通りのコードが出力される。従って、A/Dコンパーターは、機能的に正常であれば、所定数のクロック が入力される毎にその立ち下がりェックでディジタル出力信号Dour のコードを漸次中1ずつ増加していく。アナログ入力Dimの変換はそいRL ~VRm (VRL < VRm) に設定すると、入の対応関係は、Dim=VRL の時はDour = 0 (10)、Dim=VRm の時はDour = 255(10)となる。なお、添字の(10)は10進法表示を表す。

平滑回路 2 は、A / Dコンパータ 1 の変換域の全域 V R」 ~ V R II に対応する アナログ信号 D I II を出力することができ、制御回路 3 から供給される制御信号(判別結果指示信号) C。の論理レベルに応じて核アナログ信号を平滑化し、核平滑化された信号を A / Dコンパータ 1 に供給する機能を有している。具体的には、平滑回路 2 は、制御信号 C。が"H"レベルの時にアナログ信号 D I III を嵌次

増加し、制御信号C。が"L"レベルの時にアナログ信号D: Nを漸次減少する。

平滑回路 2 は、一例として例えば第 2 図(a) に示されるように、入出力端の間に接続された抵抗器21と、出力端とグランドの間に接続されたキャパシタ22とから構成されている。また、平滑回路の電圧変化の速度 dV/dt は、以下の条件、

dV/dt< (VRπ -VRι) /(2* ・φτ) …[1] および

dV/dt > (VRL - VRm) /(2 * ・ø_↑) …[2] を満たすように選定される。ここで、

nはA/Dコンパータの分解能(bit) 、

φτ は A / Dコンパータの変換時間(s/cycle)、VR は A / Dコンパータの変換域の上限値(V)、VR は A / Dコンパータの変換域の下限値(V)、を表す。

上記の[1] 式は、A/Dコンパータにおいてコード欠け、単調性異常等の局部的な異常の有無を検出するための条件であり、[2] 式は、後述するようにA/Dコンパータに異常箇所前後のコード

制御回路 3 は、A/Dコンパータ 1 から出力されたディジタル出力信号 Door のコードを一時に記憶しておくためのディジタル (D) 出御回路33と、メモリ31と、比較回路32と、メモリ制御を生成するためのタイミング調整回路34とから読み出されたコードと A/Dコンパータ 1 から出力されたコードと A/Dコンパータ 1 から出力されたコードと A/Dコンパータ 1 から出力されたコードと M (被算) を行い、 該比較結果に基づいて制御信号 C。を "H" レベルまたは "L" レベルに制御する機能を有している。

メモリ制御回路33は、比較回路の出力C。の論理レベルに応じて、D出力コードメモリ31に対しデータ保持およびデータ読み出しの制御を行うと

共に、比較回路32に対して液算の制御を行う機能を有している。具体的には、比較回路の出力 C。
が"H"レベルの時は、A / D コンパータ 1 から出力されたコードはメモリ31において一時ラッチされた後、順次比較回路32に取り込まれる。一方、比較回路の出力 C。が"L"レベルの時は、該出力C。が"H"レベルに変化するまでの間、A / D コンパータ 1 からの出力コードはメモリ31において保持され、その保持されたコードが比較回路32に取り込まれる。

今仮に、A/Dコンパータ1の現在の出力コードをDa、前出力コードをDa-」とすると、制御回路3は、その入力信号Dour および平滑回路2への制御信号C。に関して、以下の表1に示されるような動作を行う。ここで、現在の出力コードDaはA/Dコンパータ1から出力されたコードに対応し、前出力コードDa-」はメモリ31から読み出されたコードに対応する。

Dout	C.
$D_n = 0$	"H"レベル
$D_{n-1} - D_n = 0$	"H"レベル
$D_{n-1} - D_n = -1$	"H"レベル
$D_{n-1} - D_n \ge 1$	"L"レベル、かつ、 Da-1 のデータ保持
$D_{n-1} - D_n \leq -2$	"L" レベル、かつ、 D _{n-1} のデータ保持

次に、第1図装置の作用について第3図の信号 被形図および表1を参照しながら説明する。なお、 A/Dコンバータのディジタル出力 Dour のコー ドD。は、初期状態すなわち試験開始時において Octoo となるようにセットされる。

A/Dコンパータ 1 が正常な場合 (第3図 (a) 参照)

まず、コード D。は O (10) であるので、制御回路 3 は "H"レベルの制御信号 C。 を出力し、それを平滑回路 2 に供給する。これによって、該平滑回路の出力、すなわち A / D コンパータ 1 のアナ

と今出力された新たな出力コード D。 (2(10)) との滅算処理が行われる。以降同様のステップが 繰り返される。

この場合、A/Dコンパータ 1 は正常であるので、A/Dコンパータ 1 の出力コードは液次 1 ずつ増加する。それによって、制御回路 3 も "H"レベルの制御信号 C。を出力し続けるので、A/Dコンパータ 1 のアナログ信号 Dia は液水増加していく。 従って、第 3 図(a) に示されるように、最終的には t。 の時点において、A/Dコンパータ 1 は出力コードの最大値 255(10)を出力する。

(2) A/Dコンバータ1が異常な場合 (第3図 (b) 参照)

例えば、第 5 図(a) に示されるように出力コード13 (10) が出力されず、出力コードが……11(10) $\rightarrow 12(10)$ $\rightarrow 14(10)$ …… と変化する場合(コード欠けの場合)について説明する。

最初はコード D。が O(no)であるので、制御回路 3 は "H"レベルの制御信号 C。 を出力し、それによって、A / Dコンバータのアナログ信号 Div

ログ信号 Din は液次増加していく。そして、A/Dコンパータ l が l (10) のコードを出力し得る程度までアナログ信号 Din の電圧が上昇すると、A/Dコンパータ l からは新たな出力コード D。として l (10) が出力される。

この時、D出力コードメモリ31には前出力コード Da-1 として 0 (10) が保持されており、結局)と 比較回路32はこの前出力コード Da-1 (0 (10)) と 今出力された新たな出力コード Da (1 (10)) と と のは算処理を行う。つまり、 Da-1 ー Da = 一 1 と で を 出力する。 従って、平滑回路の出力、 するを で を 出力する。 従って アナログ信号 D 1 で の で お が 上昇すると、 A / Dコンパータ 1 からは新たな 出力コード Da として 2 (10) が出力される。

この時、D出力コードメモリ31には前出力コード D_{n-1} として1(10)が保持されており、結局、比較回路32において、前出力コード D_{n-1} (1(10)

は漸次増加し、その出力コードは漸次 1 ずつ増加 していく。

D出力コードメモリ31に前出力コード D_{n-1} として12 (10) が保持され、且つ、A / Dコンパータ 1 から出力コード D_n として14 (10) が出力された時点で、比较回路32 は D_{n-1} ー D_n = - 2 の減算を行う。これによって制御回路 3 は、"L"レベルの制御信号 C_o を出力すると共に、メモリ31内のコード D_{n-1}(12 (10)) を保持する。制御信号 C_o が "L"レベルになると、平滑回路の出力、するわち A / Dコンパータ 1 のアナログ信号 D₁ には 漸次減少し、A / Dコンパータ 1 が12 (10) のコードを出力する程度まで該アナログ信号 D₁ の電圧が低下すると、A / Dコンパータ 1 からは新たな出力コード D_n として12 (10) が出力される。

この時、D出力コードメモリ31には前出力コード Dana として12 (10) が保持されているので、結局、比較回路32は前出力コード Dana (12 (10)) と今出力された新たな出力コード D。(12 (10)) との滅算処理を行う。この結果は 0 であるので、制

御回路 3 は"H"レベルの制御信号 C。を出力する。 それによって、A/Dコンパータのアナログ信号 Divは高次増加し、やがて、A/Dコンパータは 出力コード D。として再び14(10)を出力する。以 降同様にして、上述した動作が繰り返される。

従って、コード欠けの異常がある場合には第3 図(b) に示されるように、A/Dコンパータ 1 は コード欠けのある部分の前後のコード (12(10)ま たは14(10) を繰り返し出力する。つまり、正常 であればその出力コードの最大値 255(10)に到達 するであろうところの時間 t。 が経過した後でも、 この場合には、出力コードは依然として12(10)ま たは14(10)を呈する。

次に、別の異常の形態として、第5図(b) に示されるように出力コードが……11(10)→12(10)→13(10)……と変化する場合(単顕性異常の場合)について説明する。

コード欠けの場合と同様に、出力コード D。は 12 (1e) までは正常に漸次 1 ずつ増加していく。

D出力コードメモリ31に前出力コードDa-1 と

して12(10)が保持され、且つ、A/Dコンパータ 1から出力コード Da として11(10)が出力された 時点で、比較回路32は Da-1 ー Da = 1の被算を 行う。これによって制御回路 3 は、"l"レベルの 制御信号 C。を出力すると共に、メモリ31内のコード Da-1(12(10))を保持する。制御信号 C。が "l"レベルになると、平滑回路の出力、すなわち A/Dコンパータ 1のアナログ信号 D1mは 液次 少する。やがて出力コード Da として12(10)が出力される。

この時、D出力コードメモリ31には前出力コード D_{n-1} として12(10)が保持されているので、結局、比較回路32は前出力コード D_{n-1}(12(10))と今出力された新たな出力コード D_n(12(10))との減算処理を行う。この結果は 0 であるので、制御回路 3 は"H"レベルの制御信号 C。を出力する。以降同様にして、上述した動作が繰り返される。

従って、コード欠けの場合と同様に単調性異常の場合にも、A/Dコンパータ1は単調性に異常のあるコード間のコードを繰り返し出力する。そ

のため、A/Dコンパータ1の出力コードの最大 質 255 (1e) は出力され得ない。

以上説明したように、A/Dコンバータ1のコード欠けあるいは単顕性異常等の局部的な異常は、A/Dコンバータから出力されたディジタル出力信号 Dour が最終的にその出力コードの最大値に到達するか否かを検出することで、容易に利定することができる。これは、特別なデータ処理等を用いずに行うことができるので、時間の短縮化に寄与し、効率化な試験という観点から極めて好適である。

上述した実施例ではA/Dコンパータのコード 欠けおよび単調性異常の有無を検出する場合について説明したが、第1図の構成を少し変形することで、A/Dコンパータの試験および評価を行う場合に有用な微分非直線性誤差(DLE)を求めることができる。

この変形例の特徴は、第1図の構成に対し、① 平滑回路 2 として第 2 図(b) または(c) に示される回路構成を用い、それによって A / D コンバー ターの変換域の全域に亘って直線性の良好な三角 被信号を発生させるようにしたこと、および②制 御回路 3 が核 A / Dコンパータのディジタル出力 信号 Dour の変化点を検出して制御信号 C (第 1 図に破線で表示)を出力すること、である。

第2図(b) の形態において平滑回路2は、(a) の機成に加え、インパータ23と、CMOS機成のトランジスタ24および25と、パッファ26とから構成されている。また、(c) の形態において、平滑回路2は、インパータ41と、積分回路を構成する抵抗器42、44およびインパータ43と、パッファ45とから構成されている。

この場合も前述した実施例と同様、制御回路3は、以下の表2に示されるような動作を行う。

以下余户

Dout	C.	Cı
D, = 0	"H"レベル	
$D_{n-1} - D_n = 0$. "H"レベル	"L" レベル
$D_{n-1} - D_n = -1$	"H"レベル	"H" レベル
$D_{n-1} - D_n \ge 1$	"l"レベル、かつ、 D _{n-1} のデータ保持	
$D_{n-1} - D_n \leq -2$	"L" レベル、かつ、 Dn-1 のデータ保持	

この変形例の各部の信号波形は第4図に示されるが、同図に示されるように、A/Dコンパータの動作制御用クロック øと制御信号 CLの発生するタイミングの関係を求めることにより、上述した DLEを測定することができる。これによって、A/Dコンパータの精度の評価を行うことが可能となる。

(発明の効果)

以上説明したように本発明によれば、比較的簡 易な構成で、A/Dコンパータの異常の有無を短

3 …制御回路、

21~26. 41~45…三角被発生回路、

31… D出力コードメモリ、32…比較回路、

33…メモリ制御回路、

34…タイミング調整回路、

Dramアナログ入力信号、

Dour …ディジタル出力信号、

C。、C. …制御信号、 φ…クロック。

特許出願人。

富士通株式会社

富士通ヴィエルエスアイ株式会社

特許出願代理人

弁理士 斉 木

弁理士 石田 4

弁理士 平 岩 賢 三

弁理士 山 口 昭 之

弁理士 西 山 雅 也

時間のうちに検出することができ、しかも、特別なデーク処理等を用いずに異常の判別を行えるため、試験および検査の効率化に寄与するところが大きい。また、簡単な変形でDLEを求めることができるので、A/Dコンバータの精度の評価を効率良く行うことも可能である。

4. 図面の簡単な説明

第1図は本発明のA/Dコンパータの試験方法 が適用される装置の構成例を示すブロック図、

第2図(a) ~(c) は第1図における平滑回路の 構成例を示す回路図、


第3図(a) および(b) は第1図装置の作用を説明するための信号被形図、


第4図は第1図装置の変形例の作用を説明する ための信号波形図、


第 5 図(a) および(b) は A / D コンパータの異常動作を説明するための図、

である。 (符号の説明)


1 ··· A / Dコンパータ、 2 ··· 平滑回路、








第1回における平滑回路の構成例を示す回路型 第2回列



本発明のA/Dコンパータの試験方法が 適用される装置の構成例を示すプロック図 第 1 図



VRH
DIN

DIN

16

Day 15

14

13

12

11

10


0

0


(b) A/Dコンパータが異常な場合


第1四装置の作用を説明するための信号波形図 第3回

> 第1四装置の作用を説明するための信号波形図 第3 図



第1回在最の変形例の作用を説明するための信号変形図 第 4 図





A/Dコンパータの具常助作を説明するための図 第 5 図

